Rec'd PCT/PTO 20 SFP 2006

(12)特許協力条約に基づいて公開された国際出願

10/553446

(19) 世界知的所有権機関 国際事務局



1 (1914) \$ (1914) 10 (1914) \$ (1914) \$ (1914) \$ (1914) \$ (1914) \$ (1914) \$ (1914) \$ (1914) \$ (1914) \$ (1914) \$

(43) 国際公開日 2005 年8 月25 日 (25.08.2005)

PCT

(10) 国際公開番号

(51) 国際特許分類7:

WO 2005/078797 A1

(21) 国際出願番号:

PCT/JP2005/002196

(22) 国際出願日:

2005年2月8日(08.02.2005)

H01L 25/065, 25/07, 25/18

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2004-038403

2004年2月16日(16.02.2004)


(71) 出願人(米国を除く全ての指定国について): ソニー株 式会社 (SONY CORPORATION) [JP/JP]; 〒141-0001 東京都品川区北品川6丁目7番35号 Tokyo (JP).


- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 近藤 員弘 (KONDO, Kazuhiro) [JP/JP]; 〒141-0001 東京都 品川 区 北品川 6 丁目 7番35号 ソニー株式会社内 Tokyo
- (74) 代理人: 角田 芳末, 外(TSUNODA, Yoshisue et al.); 〒 160-0023 東京都 新宿区 西新宿 1 丁目 8 番 1 号 新宿 ビル Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW. BY. BZ. CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI,

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置





(57) Abstract: First and semiconductor chips (100, 200) are stacked and interconnected through small bumps. Therefore, circuit blocks in the first semiconductor chip is connected through the small bumps to a circuit block in the second semiconductor chip. The circuit block in the second semiconductor chip is connected to external electrodes through the first semiconductor chip by small bump connection. The small bump (121, 221) for interconnecting circuit blocks (111 to 114, 210) of the semiconductor chips (100, 200) are provided at positions different from those of the small bumps (122, 222) for connecting the circuit block (210) in the second semiconductor chip (200) to external electrodes.

WO 2005/078797 A1 ||||||||||

NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護 が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), のガイダンスノート」を参照。

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類: - 国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語

(57) 要約:

第1の半導体チップ100と第2の半導体チップ200とを積層して構成 される場合に、両半導体チップ100,200間の接続として、微小バンプ 接続を行なう構成として、その微小バンプ接続で、第1の半導体チップ内の 回路ブロックと第2の半導体チップ内の回路ブロックとを接続すると共に、 第2の半導体チップ内の回路ブロックを第1の半導体チップを介して外部電 極と接続するための接続についても、微小バンプ接続で行なうようにした。 また、両半導体チップ100, 200の回路ブロック111~114, 21 0を接続する微小バンプ121,221と、一方のチップ200内の回路ブ ロック210を外部電極に接続するための微小バンプ122、222とを、 異なる位置に配置するようにした。

明 細 書

半導体装置

技術分野

本発明は、複数の半導体チップを積層して構成される半導体装 5 置に関する。

背景技術

従来、複数の半導体チップを、3次元方向(高さ方向)に積層して1つのパッケージに集積化するSIP(System in package) 10 技術が開発されている。図5及び図6は、従来のこの種の半導体装置の構成例を示した図である。図5は断面で示してあり、図6は上から見た平面図である。この例では、第1のチップ10の上に、第2のチップ20を積層するようにしてあり、第1のチップ10内には、メモリ(DRAM)11などが集積回路として構成させてあり、第2のチップ20には、CPU(中央制御ユニット)ブロック21などが集積回路で構成させてある。また、第1のチップ10は、第2のチップ20よりも若干大きなサイズとしてある。

第1のチップ10内のメモリ11は、複数個のDRAMで構成20 してあり、その複数個のDRAMを選択するセレクタ12が用意してあり、メモリ11が、セレクタ12を介して第2のチップ20側のCPUブロック21と接続される構成としてある。CPUブロック21側にも、セレクタを有する。これらのセレクタを介した接続構成の詳細については後述するが、各セレクタは、デー25 タを一時的に保持するレジスタ機能も有する。

このメモリ11とCPUブロック21とを接続するための構成としては、図6に示すように、第1のチップ10側に、セレクタ12と内部配線で接続されたパッド13aを用意して、第2のチ

ップ20側に、CPUブロック21と内部配線で接続されたパッド22aを用意する。そして、第1のチップ10側のパッド13aと、第2のチップ20側のパッド22aとを、銅線などのワイヤ31で接続する。なお、図6では説明を簡単にするために、パッド13a,22aとワイヤ31は、1組だけを示してあるが、実際には複数個配置してあり、パラレルデータの転送が行なえる構成としてある。

また、CPUブロック21と外部とを接続するために、CPU ブロック21と内部配線で接続されたパッド22bを、第2のチ ップ20側に所定数用意する。第1のチップ10側には、各パッ 10 ド22bと近接した位置にパッド13bを所定数用意し、さらに、 第1のチップ10の周縁部に、パッド13bと内部配線で接続さ れたパッド13cを所定数用意する。そして、第2のチップ20 側のパッド22bと、第1のチップ10側のパッド13bとを、 ワイヤ31で接続し、第1のチップ10の周縁部のパッド13c 15 を、ワイヤ32でパッケージ(図示せず)側の電極と接続する。 ここで、第2のチップ20側のCPUブロック21と、第1の チップ10側のメモリ11との従来の接続状態の例を、図7に示 す。図7の例では、メモリ11として、4個のDRAM11a, 11b, 11c, 11dで構成される例としてあり、各DRAM 20 11a~11dが、チップ10内の内部配線を介してレジスタ及 びセレクタ12と接続してある。セレクタ12は、チップ10、 20間を接続したワイヤ31を介して、CPUブロック21側の レジスタ及びセレクタ21aと接続してあり、レジスタ及びセレ クタ21aが、CPUブロック21内の回路と内部配線を介して 25

この図7に示すように、レジスタ及びセレクタ12, 21 aを介して、CPUブロック21側とDRAM11 a ~ 11 d 側とを

接続してある。

接続して、4つのDRAM11a~11dの読出し又は書き込みを選択的に行なうと共に、さらに選択された1つのDRAMの中でも分割して、読出し又は書き込みを行なうようにしてある。例えば、1つのDRAMで本来は128ビットのデータをパラレルで読出し又は書き込みを行なう場合に、両セレクタ12,21aの間は、32本のワイヤで接続して、128ビットの読出し又は書き込みを、4回に分割して行なう構成とする。

日本国特許庁発行の特開平8-167703号公報には、このような構成で複数の半導体チップを積層させることについての開示がある。

10

ところで、図5~図7に示した構成では、第1のチップ10の CPUブロックと、第2のチップ20のメモリとの接続として、 レジスタ及びセレクタを介した接続としてあるが、これは、両チ ップ10,20間を接続するワイヤ31(及びそのワイヤを接続 するパッド)を、比較的少ない数として、2つのチップ部品の間 を接続するワイヤを少なくするためである。ワイヤの本数が増え ると、チップ部品間の接続作業に手間がかかり、好ましくない。 また、チップ上にパッドを配置できる面積にも限りがあるので、 接続できる数そのものに物理的な制約があるためでもある。

20 ところが、上述したようにセレクタを介して接続して分割して書込みや読出しを行なうようにすると、それだけメモリへのアクセスに時間がかかる問題がある。アクセスに要する時間を短縮するためには、データの転送レートを上げる必要があるが、ワイヤで接続した場合には、ワイヤ部分のインダクタンス成分が大きいため、転送レートの高速化で波形に歪みが発生し易くなる問題があり、また不要輻射が増えたり、消費電力の増加にもつながる。

また、このように 2 つのチップを積層接続した場合には、一方のチップ内部の回路ブロックをパッケージ側の電極と接続するた

めだけに、他方のチップ部品にワイヤで接続する必要があり、接続構成が複雑化する問題があった。具体的には、例えば図 5 , 図 6 の例では、第 2 のチップ 2 0 側の C P U ブロック 2 1 を、パッケージ側の電極と接続するために、パッド 2 2 b , ワイヤ 3 1 , 1 パッド 1 3 b で、第 1 のチップ 1 0 側の内部配線に接続し、さらに、その第 1 のチップ 1 0 の周縁部のパッド 1 3 c からワイヤでパッケージ側の電極と接続する構成としてあり、接続構成が複雑であった。また、このような C P U ブロック 2 1 とパッケージ側の電極とを接続するためのワイヤ(ワイヤ 3 1 の一部)と、C P U ブロック 2 1 とメモリ 1 1 とを接続するためのワイヤ(ワイヤ 3 1 の一部)と、C P 10 U ブロック 2 1 とメモリ 1 1 とを接続するためのワイヤ(ワイヤ 3 1 の一部)とが、近接して配置されていると、上述した不要輻射の影響を相互に受けて、特性上好ましくない。

本発明の目的は、複数の半導体チップを積層した場合に、接続 構成を簡単することができると共に、特性的にも良好な特性とす ることができる半導体装置を提供することにある。

発明の開示

15

20

25

第1の発明は、第1の半導体チップと第2の半導体チップとを 積層して構成される半導体装置において、前記第1の半導体チッ プとして、外部電極とワイヤ接続するための第1の電極部と、前 記第2の半導体チップ内の回路を、前記第1の電極部に接続する ための微小バンプを有する第2の電極部と、前記第1の半導体チップ内の回路ブロックを、前記第2の半導体チップ内の回路と接続するための微小バンプを有する第3の電極部とを備え、前記第 2の半導体チップとして、前記第1の半導体チップの第2の電極 部と接続するための微小バンプを有する第4の電極部と、前記第 1の半導体チップの第3の電極部と接続するための微小バンプを 有する第5の電極部とを備えた半導体装置としたものである。 第2の発明は、第1の発明の半導体装置において、前記第1の 半導体チップの第2の電極部と、前記第2の半導体チップの第4 の電極部は、それぞれのチップの周辺部の近傍に配置し、前記第 1の半導体チップの第3の電極部と、前記第2の半導体チップの 第5の電極部は、それぞれのチップの中央部の近傍に配置したも のである。

5

第3の発明は、第1の発明の半導体装置において、前記第1の 半導体チップは、メモリの回路ブロックを有し、前記第2の半導 体チップは、制御部の回路ブロックを有するものである。

10 第3の発明は、第1の発明の半導体装置において、前記第3及 び第5の電極部を構成する微小バンプは、少なくとも前記第1の 半導体チップが有するメモリで、並列に読出し又は書き込みを行 なうビット数に対応した数だけ配置したものである。

このように構成した本発明によると、2つの半導体チップの間の接続を、微小バンプ接続で接続したので、2つの半導体チップの間を簡単に多数の端子数で接続できるようになる。従って、例えば第1の半導体チップにメモリの回路ブロックを設け、第2の半導体チップに制御部の回路ブロックを設けて、制御部とメモリとを接続する場合に、メモリへの書込みや読出しを行なうのに必要なビット数で接続することが可能になり、メモリを選択するためのセレクタなどを設ける必要がなく、構成を簡単にすることができる。

また、例えば第1の半導体チップ内の回路ブロックと、第2の 第1の半導体チップ内の回路ブロックとを微小バンプ接続するた 25 めの電極部と、それ以外の微小バンプ接続するための電極部とを、 チップ上の異なる位置に配置したことで、2つの半導体チップ内 の回路ブロック間でのデータ転送と、半導体装置の外部とのデー タ転送とが、全く干渉しない状態で行なえる配置とすることが可

能になり、良好な特性の半導体装置とすることができる。

図面の簡単な説明

図1は、本発明の一実施の形態による断面構造の例を示した断 面図である。

図2は、本発明の一実施の形態による接合前の状態の例を示した斜視図である。

図3は、本発明の一実施の形態による第2のチップを、図1,図2と反転した状態で示した斜視図である。

10 図 4 は、本発明の一実施の形態の装置の回路ブロックの接続例を示したブロック図である。

図5は、従来の半導体装置の断面構造の例を示した断面図である。

図6は、従来の半導体装置の例を示した平面図である。

15 図7は、従来の半導体装置のブロック接続例を示したブロック 図である。

発明を実施するための最良の形態

以下、本発明の一実施の形態を、図1~図4を参照して説明す 20 る。

図1及び図2は、本例の半導体装置の構成を、2つのチップ100,200を接合する前の状態で示した図であり、図1は断面図として示し、図2は斜視図として示してある。また、図3は、チップ100を図2とは反転させて示してある。

本例においては、第1のチップ100の上に、第2のチップ200を積層するようにしてあり、第1のチップ100内には、メモリであるDRAM111,112,113,114などが集積回路として構成させてあり、第2のチップ200には、CPU(中

央制御ユニット) ブロック 2 1 0 などが集積回路で構成させてある。また、第1のチップ100は、第2のチップ200よりも若干大きなサイズとしてある。第1のチップ100内の4個のDRAM111~114は、第2のチップ200側のCPUブロック210と微小バンプ付きの電極121,221を介して直接接続する構成としてある。

5

10

15

この第1のチップ100内の4個のDRAM111~114を、第2のチップ200側のCPUブロック210とを接続する微小バンプ付きの電極121については、図2に示すように、第1のチップ100のほぼ中央に、所定のピッチでマトリクス状に多数配置してある。

また、図3に示すように、第2のチップ200の中央部にも、第1のチップ100側のマトリクス状の電極121と同じ個数かつ同じ配列で、同様のサイズの導電部材の突起で構成された微小バンプ付きの電極221を設けてある。電極121,221は、1個の電極が、例えば約30μmの直径の導電部材の突起で構成されたバンプを有し、SnAgなどでメッキを施してある。後述する微小バンプ付きの他の電極122,222についても、同様の構成である。

そして、第1のチップ100の上に第2のチップ200を取付ける際には、第1のチップ100側の微小バンプ付電極121と第2のチップ200側の微小バンプ付電極221とを、位置に正確を一致させて接触させた上で、加熱などの固定処理を行ない、接触した微小バンプ同士を電気的に導通させた状態で固定させる。
 このように固定させることで、例えば図1に示すように、第1のチップ100内のDRAM111は、内部配線101と微小バンプ付電極121,221と内部配線201を介してCPUブロック210と接続される。第1のチップ100内のDRAM112

は、内部配線102と微小バンプ付電極121,221と内部配線202を介してCPUブロック210と接続される。第1のチップ100内のDRAM113は、内部配線103と微小バンプ付電極121,221と内部配線203を介してCPUブロック210と接続される。第1のチップ100内のDRAM114は、内部配線104と微小バンプ付電極121,221と内部配線204を介してCPUブロック210と接続される。

5

本例の場合には、CPUブロック210と各DRAM111~
114の入力バス及び出力バスを、それぞれのDRAMで必要な
10 ビット幅で個別に用意してある。例えばバスのビット幅が128
ビットであるとすると、DRAM1個当たり入力バスと出力バス
とで128ビットずつ、合計で256ビット幅が必要で、さらに
DRAMが4個配置してあるため、256×4=1024ビット
のバス幅が必要である。従って、第1のチップ100側の微小バ
ンプ付電極121と、第2のチップ200側の微小バンプ付電極
221は、それぞれが少なくとも1024個配置されている。実際には、制御データなどのやり取りを行なうラインも必要である
ので、さらにそれよりも多い数の微小バンプ付電極121,22
1を配置してある。

20 また、第2のチップ200内のCPUブロック210は、第1のチップ100に取付けられたワイヤ301を介して、チップ100,200を収納したパッケージ(図示せず)に取付けられた電極と接続する構成としてあり、この接続のために、例えばCPUブロック210と内部配線205(図1参照)で接続された微25 小バンプ付き電極222を用意する。この微小バンプ付き電極222については、図3に示すように、第2のチップ200の周縁部に配置してある。この微小バンプ付き電極222についても、数百からそれ以上の個数を有する。

8

そして、この微小バンプ付き電極222と対向する第1のチップ100側の位置にも、微小バンプ付き電極122を同じ個数配置する。この微小バンプ付き電極122は、第1のチップ100の内部配線105(図1参照)を介して、第1のチップ100の周縁部に配置した導電部材で構成される複数のパッド131に個別に接続してある。それぞれのパッド131は、図1,図2に示すように、それぞれ別のワイヤ301を介してパッケージ側の電極(図示せず)とワイヤボンド接続を行なう。

上述した第1のチップ100と第2のチップ200との接続作 10 業時には、両チップ100,200の周縁部の微小バンプ付き電 極122,222についても、同時に接続される。

図4は、本例の第1のチップ100内の各DRAM111~114と、第2のチップ200内のCPUブロック210との回路的な接続状態を示したブロック図である。本例の場合には、既に説明したように、各DRAM111~114が必要な入力バス及び出力バス(それぞれ例えば128ビット幅)を、個別にCPU211と接続してある。従って、図7に示した従来例で必要であったレジスタやセレクタは不要であり、CPU210が直接的に各DRAM111~114とアクセスできることになる。

15

20 また、CPUブロック210内には、制御部であるCPU21 1の他に、SRAM212, データ入出力用のインターフェース 213, アナログ/デジタル変換器214などを有し、CPUブロック210内のこれらの回路に接続されたバスなどの信号線が、必要なビット数で、微小バンプ付き電極122, 222とパッド 25 131とワイヤ301を介してパッケージ側の電極と接続されるようにしてある。

以上説明した本例の構成の半導体装置によると、第1のチップ 100内の複数のメモリ素子111~114と、第2のチップ内

のCPUブロック210とが、それぞれのメモリ 素子が入力バス及び出力バスとして必要なビット幅で直接的に接 続され、レジスタやセレクタを介した接続でないので、制御構成 が簡単であると共に、必要なデータをダイレクトで入出力させる

ことができ、転送レートをそれほど高くしなくても、2つのチップ間で迅速にデータのやり取りが行なえる。また、転送レートの 高速化が必要ないことと、セレクタなどが不要の点から、消費電

力を抑えることもできる。

さらに、このメモリ素子111~114とCPUブロック21 10 0との間でデータの入出力を行なうための微小バンプ付き電極1 21,221を、それぞれのチップ100,200のほぼ中央部 に配置し、CPUブロック210をパッケージに取付けられた電 極と接続するための微小バンプ付き電極122,222を周縁部 に配置して、離れた位置(異なる位置)としたことで、CPUブ ロック210とメモリ素子111~114との間でやり取りされ るデータと、CPUブロック210とパッケージの外部との間で やり取りされるデータとの干渉を防止でき、半導体装置としての 電気的な特性を優れたものにすることができる。

なお、上述した実施の形態では、第1のチップ側にDRAMを 20 配置し、第2のチップ側にCPUブロックを配置するようにした が、これらの回路ブロックの配置が逆のチップであっても良い。 また、それぞれのチップに、制御部であるCPUブロックやメモ リ素子であるDRAM以外の回路ブロックを配置して、両チップ 間の回路ブロックを、微小バンプを介して直接接続するようにし 25 ても良い。

請求の範囲

1. 第1の半導体チップと第2の半導体チップとを積層して構成される半導体装置において、

前記第1の半導体チップとして、

5 外部電極とワイヤ接続するための第1の電極部と、

前記第2の半導体チップ内の回路を、前記第1の電極部に接続するための微小バンプを有する第2の電極部と、

前記第1の半導体チップ内の回路ブロックを、前記第2の半導体チップ内の回路と接続するための微小バンプを有する第3の電極部とを備え、

前記第2の半導体チップとして、

前記第1の半導体チップの第2の電極部と接続するための微小 バンプを有する第4の電極部と、

前記第1の半導体チップの第3の電極部と接続するための微小 バンプを有する第5の電極部とを備えた

半導体装置。

2. 請求の範囲第1項記載の半導体装置において、

前記第1の半導体チップの第2の電極部と、前記第2の半導体チップの第4の電極部は、それぞれのチップの周辺部の近傍に配

20 置し、

10

15

前記第1の半導体チップの第3の電極部と、前記第2の半導体 チップの第5の電極部は、それぞれのチップの中央部の近傍に配 置した

半導体装置。


25 3. 請求の範囲第1項記載の半導体装置において、

前記第1の半導体チップは、メモリの回路ブロックを有し、 前記第2の半導体チップは、制御部の回路ブロックを有する 半導体装置。 4. 請求の範囲第1項記載の半導体装置において、


前記第3及び第5の電極部を構成する微小バンプは、少なくとも前記第1の半導体チップが有するメモリで、並列に読出し又は書き込みを行なうビット数に対応した数だけ配置した


5 半導体装置。

F1G. 1




F/G. 2






F/G. 3



F/G. 4



PCT/JP2005/002196

F/G. 5






FIG. 6



F1G. 7



```
引用符号の説明
            10 …… 第1のチップ
11, 11a~11d
                \cdots \cdots DRAM
            1 2
                 ・・・・・ レジスタ及びセレクタ
    13a~13c ····· パッド
            2 0
                 ・・・・・ 第2のチップ
                 ····· CPUブロック
            2 1
           2 1 a
                 ・・・・・ レジスタ及びセレクタ
    22a,22b
                 ・・・・・・ パッド
           3 1
                 ・・・・・ ワイヤ
           100
                ・・・・・ 第1のチップ
    1 0 1 ~ 1 0 5
                 • • • • • •
                       内部配線
    1 1 1 ~ 1 1 4
                 • • • • • •
                       DRAM
    1 2 1 , 1 2 2
                 . . . . . .
                       微小バンプ付き電極
           1 3 1
                 . . . . . .
                       パッド
           2 0 0
                 . . . . . .
                       第2のチップ
    2 \ 0 \ 1 \sim 1 \ 0 \ 5
                 • • • • • • •
                       内部配線
           2 1 0
                 · · · · · CPUブロック
           2 1 1
                 \cdots \cdots C P U
           2 1 2
                 . . . . . .
                       SRAM
           2 1 3
                       インターフェース
                 • • • • • •
                       アナログ/デジタル変換器
          2 1 4
                 • • • • • •
    2 2 1 , 2 2 2
                ・・・・・・ 微小バンプ付き電極
           301 .... ワイヤ
```

INTERNATIONAL SEARCH REPORT

International application No.

		101/012	003/002130		
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ H01L25/065, 25/07, 25/18					
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS SEARCHED					
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ H01L25/065, 25/07, 25/18					
Jitsuyo	Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2005 Kokai Jitsuyo Shinan Koho 1971-2005 Toroku Jitsuyo Shinan Koho 1994-2005				
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)					
C. DOCUMEN	ITS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where app		Relevant to claim No.		
Х	JP 5-109977 A (Mitsubishi Ele	ectric Corp.),	1,2		
<u>¥</u>	30 April, 1993 (30.04.93), Column 4, lines 14 to 37; Figs (Family: none)	s. 3 to 4	3,4		
Y	JP 11-168185 A (Rohm Co., Ltd 22 June, 1999 (22.06.99), Column 7, lines 26 to 33; Fig & US 2002/0008309 A1		3,4		
A	JP 10-200062 A (Kabushiki Kai 31 July, 1998 (31.07.98), (Family: none)	isha TIF),	1-4		
А	JP 2001-156249 A (Agilent Ted 08 June, 2001 (08.06.01), & EP 1093165 A1	chnologies Inc.),	1-4		
Further do	ocuments are listed in the continuation of Box C.	See patent family annex.			
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "T" later document published after the international filing date or prior date and not in conflict with the application but cited to understand the principle or theory underlying the invention			ation but cited to understand		
"E" earlier application or patent but published on or after the international filing date		"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive			
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)		step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is			
"O" document referring to an oral disclosure, use, exhibition or other means		combined with one or more other such being obvious to a person skilled in th	documents, such combination		
"P" document p priority date	ublished prior to the international filing date but later than the e claimed	"&" document member of the same patent			
Date of the actual completion of the international search 15 April, 2005 (15.04.05)		Date of mailing of the international sea 10 May, 2005 (10.0			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer			
Facsimile No.		Telephone No.			
acounite INV.					

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl.⁷ H01L25/065, 25/07, 25/18

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl.7 H01L25/065, 25/07, 25/18

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2005年1996-2005年

日本国実用新案登録公報日本国登録実用新案公報

1994-2005年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Х <u>Ү</u>	JP 5-109977 A (三菱電機株式会社) 1993.04.30, 第4欄第14-37行,図3-4 (ファミリーなし)	1, 2 <u>3, 4</u>		
Y	JP 11-168185 A (ローム株式会社) 1999.06.22, 第7欄第26-33行, 図2 & US 2002/0008309 A1	3, 4		

▽ C欄の続きにも文献が列挙されている。

「 パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に官及する文献
- 、「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

C(続き).	関連すると認められる文献	Billion 1
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 10-200062 A (株式会社ティ・アイ・エフ) 1998.07.31 (ファミリーなし)	1-4
A .	JP 2001-156249 A (アジレント・テクノロジーズ・インク) 2001.06.08 & EP 1093165 A1	1-4
	·	
	·,	
	·	